抢光刻机、截客户，三大芯片巨头缠斗 2nm
-
作者丨邱晓芬
编辑丨苏建勋
近期，行业内关于 2nm 以下芯片制程的进展频频。
12 月 14 日，台积电在一次会议上首次提到，其 1.4nm 制程已经开始研究，并且计划在 2027-2028 年器件量产。与此同时，台积电 2nm 制程的进展也近期也颇快。
此前有消息称，台积电用于生产 2nm 芯片的首部机台将于 2024 年 Q2 入驻其位于新竹宝山的工厂，并计划于 2025 年 Q4 开始量产 2nm 芯片。有未经证实的行业信息称，这一工厂未来一个月将能生产 3 万片 2nm 芯片。
不仅仅是台积电，三星和英特尔在 2nm 以下制程的战火早就开始烧起。
分别在今年的 6 月、10 月，三星先后透露了其先进制程芯片未来的规划—— 2nm 芯片计划在 2025 年量产之后，2026 年即扩展到 HPC ( 高性能计算服务器 ) 领域，2027 年再扩展到更广泛的汽车应用上；其 1.4nm 芯片将在 2027 年量产。
英特尔这边，Intel 18A（1.8nm）作为其 "4 年掌握 5 代制程节点 " 大计中的收官之战，这一制程节点将在 2025 年交付，并且要用在其核心产品至强处理器上。
英特尔 CEO 帕特 · 基辛格
在目前芯片行业还处于 4nm 应用的阶段，但各家巨头已事先布局起 2nm 及其以下的制程，关键时间点都锚定在了不久后的 2025 年。
只是，2nm 技术还没真正研发完，市场端的竞争已经提前开始，近期，三家公司关于抢光刻机、截胡客户、挖角的信息也都不绝于耳。此前有外媒称，三星拿出 2nm 原型向英伟达在内的行业客户展示，还开出折扣价，并且已经斩获高通。高通计划下一代高端手机芯片采用三星 2nm 制程生产。
芯片巨头们的 2nm 缠斗，俨然成为一桩事先张扬的赛事。
全球 2nm 以下制程的硝烟，如今从最核心的元器件光刻机开始烧起——光刻机，可以说是芯片制程向上攀登的阿喀琉斯之踵。
光刻机本质上是一个投影系统
，作用是将所要打印的芯片蓝图收缩、聚焦到硅片上。说起来容易，做起来却很难，ASML 的光刻机此前一直在先进制程的演进中扮演着相当重要的作用。
正如 2017 年 7nm 芯片量产之时，行业内摩尔定律终结的声音不绝于耳，但 ASML 掏出的 EUV 光刻机使得芯片突破了物理极限的限制，硬生生又给摩尔定律又续了十年命。到了如今 2nm 的节点，ASML 依旧发挥着救火作用。
今年年初，ASML 给行业释放了一则好消息，他们收到了供应商提供的第一个高数值孔径机械投影光学器件、照明器、晶圆载物台等一系列设备——翻译过来就是，这些模块能帮助 ASML 交付适用于 2nm 芯片的高数值孔径（High-NA） EUV 光刻机。
未来若落地，这种光刻机不管是体积还是成本，都相当恐怖—— ASML 方面曾称，它大概有一台卡车那么庞大，每台的成本超过了 3 亿欧元（折合 24 亿元）。
ASML 光刻机 图源 BLOOMBERG NEWS
这并没有阻碍芯片巨头们的抢购热情。此前据 Digitimes 消息，ASML 在 2024 年只计划生产 10 台 2nm 设备，但当中的 6 台已经被手快的英特尔提前锁定。
问题是，各家的 2nm 制程量产时间基本锁定在 2025 年，如果消息成真，意味着 ASML 能匀给台积电和三星的光刻机数量已经不多。
焦虑的三星，直接请出了韩国总统出手。12 月初，三星社长李在镕紧急去了一趟荷兰拜访 ASML，还拉上了韩国总统尹锡悦同行。两家公司签署了一份历史性的协议，将共同出资 7 亿美元（折合人民币 56 亿元），在韩国投建工厂。
共同建厂实现利益绑定只是幌子，三星醉翁之意是，希望从 ASML 那获得更多的高数值孔径 EUV 光刻机。
芯片行业苦光刻机久矣，先进制程攀登的过程，行业中也出现了下一代光刻机技术的先锋探索。在今年 10 月份，佳能就号称通过纳米压印（NIL），将有可能承担 2nm 芯片制程的生产。
纳米压印完全是和光刻完全不同的技术路线——如前文所说，光刻更像 " 投影 "，那么纳米压可以用 " 盖印 " 来比喻。
根据佳能方面的说法，他们先将掩摸压到晶圆上，掩模的作用有点像 " 印泥 "，用来复制转移电路。随后，再向上喷墨，把掩模印在新的晶圆上进行曝光。
如果能够实现，对于行业这将会是一个巨大的冲击。纳米压印的技术优势更大，不仅设备更小、功耗更低，光源也更便宜，造价更低。
佳能的美好畅想足够抓人，但最后能否落地还需要时间考验。2nm 制程的竞争，不仅仅是芯片厂商的斗争那么简单，上游同样焦灼。
要制造出 2nm 芯片，芯片厂商还在持续挑战更先进的芯片技术。GAA（Gate All Around，全环栅型晶体管技术）是当前一项核心科技。
芯片里面的晶体管，可以拆解为三个模块：源极、栅极、漏极——电离子从源极出发、穿越栅极、进入漏极，构成一个完整回路。栅极，可以简单想象成晶体管与晶体管之间的一个门、一块隔板，起到了把控电离子流向的作用。
在 7nm 的时代，行业中一般采用 FinFET 工艺。在这个工艺下，源极和漏极被做成了一整片 " 鱼鳍 " 的样子，直直穿过栅极。这样，栅极才能牢牢把控电流流向。
只是，这种工艺在 5nm 以下先进制程中面临失效——当芯片制程越来越低，一个芯片里面挤入的晶体管越来越多，留给芯片内栅极的空间注定压缩，变小变薄，这样就会导致 " 门 " 关得不紧，电子出现逸散。
Planar、FinFET、GAA 的技术差别
GAA 正是比 FinFET 更进了一步。由于栅极变小失去了 " 包裹性 "，芯片厂商们索性把漏极和源极又换了个形态，变成了一根根纳米片小棍子，垂直穿过栅极——这样，小栅极也能全面包裹栅极、漏极，保证电子不再逸散。
此外，三星还曾经提出了竖向构建的 "VTFET" 方式，和此前平着放的芯片不一样，这种设计思路下的晶体管是垂直构造的，但这些都还在试验阶段。
当然，2nm 的技术挑战不仅于此，除了 GAA 技术之外，另一项技术也相当关键。随着半导体工艺微缩路线不断地向前发展，集成电路内电路与电路间的距离也不断缩窄，也会对彼此产生干扰。而为了纳米片电晶体管提供足够的电能，避免漏电损耗，台积电、三星、英特尔的 2nm 制程，纷纷用上了背面配电线路技术。
随着芯片向 2nm 以下攀登，各类技术创新闪烁。只是，目前看来 2nm 的投入产出比并不高——当芯片向 2nm 以下的制程攀登，投入呈指数级态势狂奔，仅仅购入一台光刻机就要几十亿的投入，芯片设计的成本更是高达 50 亿元以上。
但从更长远的角度，2nm 制程的突破，意义深远。
2nm 未来主要应用在数据中心，作用在于，能够让服务器性能大幅度提升的同时，降低功耗，" 既要又要 " 不再是可能。
尤其是，今年以来大模型初步让行业窥探到智能涌现的魅力，未来要让巨大参数底座的 AI 大模型落地到千行百业，行业还需要有更强有力的算力来支撑——这也解释了，为什么英伟达如今几乎是 2nm 及其以下先进制程的最狂热簇拥者之一。
而英伟达不仅是简单的 " 用 " 芯片，成为台积电 2nm 工艺的首批吃螃蟹的人，还在入局光刻领域。此前有消息称，英伟达与台积电、ASML、新思科技秘密准备了 4 年，推出了用于计算光刻的软件库 "cuLitho"，将计算光刻速率加速了 40 倍以上。
台积电 图源 BLOOMBERG NEWS
不仅仅是想象空间巨大的 HPC，2nm 芯片在手机、自动驾驶、汽车等领域也有非常广泛的应用。以为手机为例，相比于 7nm 芯片，2nm 芯片的速度提高了 45%，能效更是提高了 75%。三星曾经提过一个激进的设想，未来的手机将可能是 " 充一次电用一周 " 的时代。
只是如今，先进制程的竞争，早已经不是一场技术战那么简单了。最近十年 " 摩尔定律 " 的攀登已经提示：一场残酷的芯片淘汰赛拉开了帷幕。
14nm 算是第一个槛，叱咤风云的联合电子便就止步于此，不再往先进制程进发；
随后的 10nm、7nm 分别是下一个分水岭，美系芯片厂商纷纷在此滑铁卢——代工大厂格芯就此止步，英特尔也差点迷失，而后又奋起直追；
到了 5nm 以下的时代，牌桌上，仅剩下三星、台积电、英特尔还有资格比拼，这又分别代表着三股大势力的决斗。
一些全新力量试图卷土重来。
在半导体行业掉队许久的日本，为了找回曾经的辉煌，此前集合了索尼、丰田等 8 家日本科技公司，成立了半导体公司 Rapidus。这家公司计划在 2025 年推出 2nm 工艺、2029 年推出 1nm 工艺。
不过，零基础几乎不可能完成这项任务，他们还找来了 IBM 做背书，借助 IBM 此前在 2nm 的技术沉淀来研发。
欧洲这边，由于过去那么多年在芯片制造上躺平，已经没有了参与竞争的先头部队，但胜在有钱。此前 19 个欧盟成员国共同声明，要以加强欧洲开发下一代处理器和半导体的能力进行合作，全面冲刺 2nm。欧洲方面此前还邀请了英特尔，在欧洲建了一个 800 亿的先进制程工厂，曲线加入战争。
2nm 以下芯片制程的竞争，考验着厂商的资金实力、人力、技术整合能力、供应链优势等等。
这是一场少数者的游戏。
【end】
